PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-276106

(43)Date of publication of application: 30.09.1994

(51)Int.CI.

H03M 13/00

(21)Application number : 05-058562

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

18.03.1993


(72)Inventor: MATSUSHIMA TOMOKO

(54) ERROR CORRECTING/DECODING DEVICE

(57)Abstract:

PURPOSE: To obtain a device which quicken a processing with small power consumption and a small circuit scale and can easily be applied to a multiple code by using an erroneous position polynomial calculation circuit by time division multiplexing.

CONSTITUTION: Reception signals 11 to 13 inputted from input terminals 1a to 1c are respectively provided for delay circuits 2a to 2c and a syndrome calculation circuit 3. The outputs S1 and S2 of the circuit 3 are delivered to a erroneous position polynomial calculation circuit 4 and the coefficient of an erroneous position polynomial are calculated with $\sigma 0$ and $\sigma 1$. The coefficients $\sigma 0$ and $\sigma 1$ are provided for an erroneous position detection circuit 5 and flag signals F1 to F3 are provided for an error correcting circuit 6 to correct the errors of the reception signals outputted from circuits 2a to 2c. The reception signals whose errors are corrected are outputted from output terminals 7a to 7c by every three symbols in parallel to restore the three



symbols in parallel. Consequently, codes can be decoded at triple processing speed with low power consumption and a small circuit scale.

LEGAL STATUS

[Date of request for examination]

29.02.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3241851

[Date of registration]

19.10.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-276106

(43)公開日 平成6年(1994)9月30日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 M 13/00

8730 - 5 J

審査請求 未請求 請求項の数6 OL (全10頁)

(21)出願番号

(22)出願日

特願平5-58562

平成5年(1993)3月18日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 松嶋 智子

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 弁理士 則近 憲佑


(54) 【発明の名称】 誤り訂正復号装置

(57)【要約】

【目的】BCH符号、リード・ソロモン符号などのプロック符号の高速な誤り訂正復号装置を実現する。

【構成】シンドローム計算回路における繰り返し積和回路と誤り位置検出回路における代入回路のみをp個並列に持つことにより、pシンボルの受信信号を並列に入出力できるようにする。

【効果】回路規模や消費電力をp倍にすることなく、従来のp倍の処理速度で復号を行うことが可能になる。



【特許請求の範囲】

【請求項1】ガロア体GF(2º) (mは正整数)の元 をシンボルとする(n, k) 誤り訂正復号装置であっ て、並列に p シンボル (p は 2 以上の整数) の受信信号 を入力するp個の入力端子と、前記受信信号を遅延させ る遅延回路と、前記p個の入力端子から入力される受信 信号をそれぞれ入力し、ガロア体GF(2))(rは正 整数)の元を出力するp個の部分シンドローム計算回路 と、前記部分シンドローム計算回路のp個の出力を加算 する加算回路と、前記加算回路の出力から誤り位置を検 10 出し、前記遅延回路から出力される受信信号の誤りを訂 正する誤り位置検出訂正回路と、並列にpシンボルの復 号結果を出力するp個の出力端子とを有することを特徴 とする誤り訂正復号装置。

【請求項2】 受信語が

 $R_{n-1} x^{n-1} + R_{n-2} x^{n-2} + \cdots + R_1 x^1 + R_0 x^0$ で多項式表現される受信信号 {R_{n-1} , R_{n-2} , …, R 1, Ro } のうち、

$$\{R_i & i \mod p = 0\},\ \{R_i & i \mod p = 1\},\$$

$$\{R_i \quad i \mod p = p-1\}$$

をそれぞれの入力とするp個の入力端子と、各入力端子 から入力される受信信号を繰り返し積和演算し、ガロア 体GF(21)(rは正整数)の元を出力するp個の部 分シンドローム計算回路とを有することを特徴とする請 求項1記載の誤り訂正復号装置。

【請求項3】 受信語が

 $R_{n-1} x^{n-1} + R_{n-2} x^{n-2} + \cdots + R_1 x^1 + R_0 x^0$ で多項式表現される受信信号 {R_{n-1} , R_{n-2} , …, R 30 1 , Ro } のうち、

$$\{R_1 \quad 0 \le 1 \le L-1\}, \\ \{R_1 \quad L \le 1 \le 2L-1\},$$

$$\{R_i \qquad (p-1) \ L \leq i \leq n-1\}$$

をそれぞれの入力とするp個の入力端子と、各入力端子 から人力される受信信号を繰り返し積和演算し、ガロア 体GF(2') (rは正整数)の元を出力するp個の部 分シンドローム計算回路とを有することを特徴とする請 求項1記載の誤り訂正復号装置。

【請求項4】ガロア体GF(2°) (mは正整数)の元 をシンボルとする(n, k)誤り訂正復号装置であっ て、並列にpシンボル(pは2以上の整数)の受信信号 を入力する入力端子と、前記受信信号を遅延させる遅延 回路と、前記受信信号から誤り位置多項式の係数を計算 する誤り位置多項式計算回路と、前記誤り位置多項式の 係数をp個の並列な誤り位置検出回路に供給する分岐回 路と、前記誤り位置多項式に各々異なるガロア体GF (2)) (rは正整数)の元を代入し、誤り位置を検出 される受信信号に対して前記p個の誤り位置検出回路で 検出された位置の誤りを訂正する誤り訂正回路と、並列 にpシンボルの復号結果を出力するp個の出力端子とを 有することを特徴とする誤り訂正復号装置。

【請求項5】請求項1の誤り訂正復号装置における誤り 位置検出訂正回路が、加算回路の出力から誤り位置多項 式の係数を計算する回路と、前記誤り位置多項式の係数 をp個の並列な誤り位置検出回路に供給する分岐回路 と、p個の入力端子の各々から入力される受信信号の位 置に対応する p 個の異なるガロア体 G F (2:) (rは 正整数)の元を、それぞれ、前記誤り位置多項式に代入 し、誤り位置を検出するp個の誤り位置検出回路と、前 記p個の誤り位置検出回路で検出された位置の誤りを訂 正する誤り訂正回路とにより構成されることを特徴とす る請求項1の誤り訂正復号装置。

【請求項6】p個(pは2以上の整数)の誤り訂正符号 を並列に復号する誤り訂正復号装置であって、pシンボ ルの受信信号を並列に入力する入力端子と、前記受信信 号を遅延させる遅延回路と、前記受信信号を入力しp組 20 のシンドロームを出力するp個のシンドローム計算回路 と、前記p組のシンドロームを入力し時分割で各シンド ロームに対する誤り位置多項式を計算する誤り位置多項 式計算回路とを有することを特徴とする誤り訂正復号装 置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、誤り訂正符号の復号装 置、とくにBCH符号やリード・ソロモン符号などのブ ロック符号の復号装置に関する。

[0002]

【従来の技術】一般に、BCH符号やリード・ソロモン 符号等のプロック符号の復号を行なう復号器は、受信信 号を入力する入力端子、受信信号をおよそnクロック遅 延させる遅延回路、シンドロームを計算するシンドロー ム計算回路、誤り位置多項式を計算する誤り位置多項式 計算回路、誤り位置を検出する誤り位置検出回路(チエ ンサーチ回路)、誤りを訂正する誤り訂正回路等の要素 回路から構成される。

【0003】例えば、GF(2º)の元をシンポルとす るリード・ソロモン符号の復号器は、図8のように構成 される。ここで101は入力端子、102は遅延回路、 103はシンドローム計算回路、104は誤り位置多項 式計算回路、105は誤り位置検出回路、106は誤り 訂正回路、107は出力端子である。

【0004】ここで復号器を構成する要素回路ではGF (2))上の演算を行うためには、すべての入力データ はm(mは整数)ビット単位に処理しなければならな い。このため復号器を構成する要素回路をクロック周波 数R(Hz)のLSIで構成した場合、復号器の動作速 する p 個の誤り位置検出回路と、前記遅延回路から出力 50 度は ${f m} \cdot {f R}$ (${f b} \cdot {f p} \cdot {f s}$)となる。例えば、 ${f G} {f F}$ (${f 2}^{f s}$)上

のリード・ソロモン符号の復号器を20MHzのクロッ ク周波数のLSIで構成した場合、160M(bps) の復号器を構成することができる。

【0005】しかし凶8のような復号器の動作速度はm ・R(bps)で制限され、高速動作を行なうために は、高いクロック周波数で動作可能な要素回路を用いる 必要がある。例えば、ECL(エミッタカップルドロジ ック) やG a A s 等の化合物半導体を用いた回路は、C MOSで構成した回路に比べてクロック周波数を数倍程 度高くすることができるものの、このような高速動作可 10 位置多項式計算回路と、前記誤り位置多項式の係数をp 能な回路はCMOSで構成した回路と比較して消費電力 が増大するという問題点がある。

【0006】また複数の復号器を並列に設けて、入力信 号をシリアル/パラレル変換して並列処理を行なうこと により高速化を図ることも考えられるが、複数の復号器 を並列に用いた場合には消費電力が増大なるだけでな く、復号器の要素回路の占有面積が増大し、小型化に適 さないという問題点がある。

【0007】この他、特開昭62-260431号の 「シンドローム計算装置」では、シンドロームを2つの 部分にわけて計算し、最後にこれらを加算して真のシン ドロームを得ることにより2倍の髙速化を図っている が、これは誤り訂正装置の一部を高速化できるのみで誤 り訂正装置全体の髙速化できるものではない。

【0008】また、2元符号の高速化手法は幾つか提案 されている (例えば、1991年電子情報通信学会春季全国 大会、A-283「高速BCH-LSIの開発」、また は電子情報通信学会、技術研究報告CS89-54,

「代数的誤り訂正符号の並列復号法」)。しかしなが ら、これらの手法をリード・ソロモン符号などの多元符 30 号へ適用するのは難しい。

[0009]

【発明が解決しようとする課題】以上述べたように、従 来の誤り訂正復号装置を高伝送速度のシステムに適用す る場合、要素回路を高速化すると消費電力が増大すると いう問題点があり、また複数の復号器を並列処理する構 成にすると、消費電力、回路規模が増大するという問題 等があった。

【0010】本発明は上記の問題点に鑑みてなされたも のであり、低消費電力・小回路規模で、処理をp倍(p 40 は、生成多項式が、 は2以上の任意の整数) にし、多元符号にも容易に適用 可能な誤り訂正復号装置を提供することを目的としてい

[0011]

【課題を解決するための手段】本発明の第1の誤り訂正 装置は、並列にpシンボル(pは2以上の整数)の受信 信号を入力するp個の入力端子と、前記受信信号を遅延 させる遅延回路と、前記p個の入力端子から入力される 受信信号をそれぞれ入力し、ガロア体GF(21)(r

回路と、前記部分シンドローム計算回路のp個の出力を 加算する加算回路と、前記加算回路の出力から誤り位置 を検出し、前記遅延回路から出力される受信信号の誤り を訂正する誤り位置検出訂正回路と、並列にpシンボル の復号結果を出力するp個の出力端子とを有する。

【0012】本発明の第2の誤り訂正復号装置は、並列 にpシンボル (pは2以上の整数) の受信信号を入力す る入力端子と、前記受信信号を遅延させる遅延回路と、 前記受信信号から誤り位置多項式の係数を計算する誤り 個の並列な誤り位置検出回路に供給する分岐回路と、前 記誤り位置多項式に各々異なるガロア体GF (2 1) (rは正整数)の元を代入し、誤り位置を検出するp個 の誤り位置検出回路と、前記遅延回路から出力される受 信信号に対して前記p個の誤り位置検出回路で検出され た位置の誤りを訂正する誤り訂正回路と、並列にpシン ボルの復号結果を出力するp個の出力端子とを有する。

【0013】本発明の第3の誤り訂正復号装置は、p個 (pは2以上の整数)の誤り訂正符号を並列に復号する 20 誤り訂正装置であって、pシンボルの受信信号を並列に 入力する入力端子と、前記受信信号を遅延させる遅延回 路と、前記受信信号を入力しp組のシンドロームを出力 するp個のシンドローム計算回路と、前記p組のシンド ロームを入力し時分割で各シンドロームに対する誤り位 置多項式を計算する誤り位置多項式計算回路とを有す

[0014]

【作用】本発明の誤り訂正復号装置によれば、pシンボ ル (pは2以上の任意の整数) の信号を並列に入出力す るため、従来のp倍の処理速度の復号装置を実現するこ とができる。本発明の誤り訂正復号装置で、回路規模が 従来のp倍となる部分は、シンドローム計算部と誤り位 置検出部のみであり、その他の部分の回路規模は従来の 復号装置とほとんど変わらないため、回路規模と消費電 力の増加は小さい。

[0015]

【実施例】以下、図面を参照して本発明の実施例を説明 する。図1は本発明に係る誤り訂正復号装置の第1の実 施例を示す。この図1に示す誤り訂正復号装置の構成例

 $G(x) = (x - \alpha) (x - \alpha^2)$ (但し、α:GF (21) の原始元)

で与えられるGF(24)上の位置誤り訂正リード・ソ ロモン(15, 13)符号の復号器である。ここで1 a、1b、1cは入力端子、2a、2b、2cは遅延回 路、3はシンドローム計算回路、4は誤り訂正多項式計 算回路、5は誤り位置検出回路、6は誤り訂正回路、7 a、7b、7cは出力端子である。またこの復号器は、 従来の復号器の3倍(p=3)の処理速度で復号を行う は正整数)の元を出力するp個の部分シンドローム計算 50 ことができる。また15シンボルの受信信号を {Ri4,

5

R₁₈, …, R₁ , R₆ } で表現するものとする。 【0016】図1において、入力端子1a, 1b, 1c からは、それぞれ、

受信信号11 {R₁₄, R₁₁, R₈, R₅, R₂ } 受信信号 1 2 {R₁₈, R₁₀, R₇, R₄, R₁} 受信信号13 {R₁₂, R₉, R₆, R₃, R₆} が順次入力される。ここで、各受信信号はGF(24) の元であり、1シンボルが、例えば4ピットで表現され

受信信号11, 12, 13は、それぞれ遅延回路2a, 2 b, 2 c へ供給されるとともに、シンドローム計算回 路3へ供給される。遅延回路2a,2b,2cでは、各

受信信号を一定時間だけ遅延して出力する。 $S_1^{(1)} = \alpha^2 \{R_2 + \alpha^3 (R_5 + \alpha^3 (R_8 + \alpha^3 (R_{11} + \alpha^3 R_{14}))\}$ $S_1^{(2)} = \alpha \{R_1 + \alpha^3 (R_4 + \alpha^3 (R_7 + \alpha^3 (R_{10} + \alpha^3 R_{13}))\}$

 $S_1^{(3)} = R_0 + \alpha^3 (R_3 + \alpha^3 (R_6 + \alpha^3 (R_9 + \alpha^3 R_{12}))$ となる。この結果、S₁(1)とS₁(2)とS₁(3)を加 算することにより、シンドロームS1は

14))

のように求められることがわかる。同様に、繰り返し積 和計算回路24,25,26の演算結果S2(1)とS2 (2) とS2(3) を加算することにより、シンドロームS

 $S_2 = R_0 + \alpha^2 \quad (R_1 + \alpha^2 \quad (R_2 + \dots + \alpha^2 \quad (R_{13}))$ $+\alpha^{2} R_{14}$))

が計算される。ここで、シンドロームS:, S2 はGF (21) の元である。

【0020】シンドローム計算回路3の出力S1、S2 は、誤り位置多項式計算回路4に渡され、誤り位置多項 式 $\sigma(x) = \sigma_1 x + \sigma_0$ の係数 σ_1 、 σ_0 が計算され る。位置誤りが生じている場合、 σ_1 , σ_0 は、

 $\sigma_1 = 1$

 $\sigma_0 = S_1 / S_0$

で計算される。

【0021】誤り位置多項式の係数 σ1, σ0 は、図1 の誤り位置検出回路5に供給される。ここで、誤りの生 じている位置をし(0≦レ≤14)とすると、誤り位置 多項式は、

 $\sigma(x) = x + \alpha^{L}$

に等しいため、 σ (x) にGF (21) の元 { α^{14} , α^{13} , ..., α^{2} , α^{1} , α^{0} }

を順次代入していけば、誤り位置しを検出することがで きる。誤り位置検出回路5は、例えば、図3のようにし

【0022】図3において、31~33は代入回路、3 4~36は零検出回路である。ここで代入回路31は、 $\sigma(x)$ ε

 $\{\alpha^{14}, \alpha^{11}, \alpha^8, \alpha^5, \alpha^2\}$

*【0018】シンドローム計算回路3では、入力される 受信信号11,12,13から、シンドロームS:..S 2 を計算する。シンドローム計算回路は、例えば、図2 のように構成される。

【0019】ここで図2において、21~26は繰り返 し積和演算回路である。また回路Dは遅延機能を有する 回路であり、例えば4ビットをラッチする回路であり、 例えば4個のDフリップフロップで構成される。受信信 号11は繰り返し積和計算回路21と24に、受信信号 【0017】入力端子1a, 1b, 1cから入力される 10 12は繰り返し積和計算回路22と25に、受信信号1 3は繰り返し積和計算回路23と26に入力される。繰 り返し積和計算回路21,22,23の演算結果は、そ れぞれ、

を順次代入し、式の値を出力する回路である。式の値が 零となるとき、その位置の受信信号に誤りが生じている $S_1 = R_0 + \alpha$ $(R_1 + \alpha) + \alpha$ $(R_2 + \cdots + \alpha) + \alpha$ $(R_{13} + \alpha) + \alpha$ と判定することができる。このため、零検出回路 3.4 で は、代入回路31の出力が0であるか否か判定し、零か 否かを示すフラグ信号F1を出力する。また、代入回路 32, 33では、それぞれ、 σ (x) に

> { α^{13} , α^{10} , α^{7} , α^{4} , α^{1} } $\{\alpha^{12}, \alpha^9, \alpha^6, \alpha^3, \alpha^0\}$

を順次代入し、式の値を出力する回路である。これらの 式の値は、零検出回路35、36に入力され、0である か否かを示すフラグ信号 F2, F3がそれぞれ出力され

【0023】図1に示す誤り位置検出回路5の判定結果 *30* は誤り訂正回路6に供給され、遅延回路2a, 2b, 2 c から出力される受信信号の誤りが訂正される。ここ で、誤りの大きさeは、

 $e = S_1^2 / S_2$

で求められる。なぜなら、シンドローム S1、 S2 は、 $S_1 = e \alpha^L$

 $S_2 = e \alpha^{21}$

となっているからである。

【0024】そして誤り訂正された受信信号は、並列に 3シンボルずつ出力端子7a, 7b, 7cから出力され る。このような構成の図1の誤り訂正復号装置は、受信 信号3シンボルを並列に復号することができるため、従 来の復号器と比較して3倍の処理速度で復号を行うこと ができる。例えば、m=4ピット単位で処理を行ない、 クロック周波数20MHzのLSIで構成した場合、従 来の誤り訂正復号装置であれば処理速度が80Mbps であったのに対し、図1の場合には240Mbpsとな

【0025】そして、図1の誤り訂正復号装置は従来の 50 復号復号より若干大きい回路規模となるが、単に復号器

を並列に設けるものと比較して、3倍の回路規模になる ものではない点で有利である。なぜならば、従来に比べ て回路規模がほぼ3倍になる部分は、シンドローム計算 回路3と誤り位置検出回路5のみであり、その他の部分 は、従来の復号装置とほぼ同じ回路規模ですむからであ る。多重化が必要な回路が全体の回路に対して占める割 合は、訂正能力が大きい符号の復号器ほど小さい。この 結果、訂正能力が高い符号ほど消費電力や回路規模の増 加を小さく押さえられることがわかる。

は、図4のように構成することもできる。この場合に は、図1の入力端子1a, 1b, 1cからは、それぞ*

> $S_1^{(1)} = \alpha^{10} \{ R_{10} + \alpha (R_{11} + \alpha (R_{12} + \alpha (R_{13} + \alpha R_{14})) \}$ $S_1^{(2)} = \alpha^5 \{R_5 + \alpha (R_6 + \alpha (R_7 + \alpha (R_8 + \alpha R_9))\}$ S_1 (3) = R_0 + α (R_1 + α (R_2 + α (R_3 + α R_4)

となる。この結果、S₁(1)とS₁(2)とS₁(3)を加 算することにより、シンドロームSi

 $S_1 = R_0 + \alpha (R_1 + \alpha (R_2 + \cdots + \alpha (R_{13} + \alpha R$ 14))

が求められることがわかる。同様に、繰り返し積和計算 20 回路44, 45, 46の演算結果S2(1)とS2(2)と S2 (3) を加算することにより、シンドロームS2 $S_2 = R_0 + \alpha^2 (R_1 + \alpha^2 (R_2 + \dots + \alpha^2 (R_{13} + \dots + \alpha^2))$ $+\alpha^{2} R_{14}$)

が計算される。

【0028】また、図1における受信信号11,12,

受信信号 1 1 {R₁₄, R₁₃, R₁₈, R₁₁, R₁₀} 受信信号12 {R₆, R₆, R₇, R₆, R₅ } 受信信号13 {R₄ , R₃ , R₂ , R₁ , R₀ }

とする場合の誤り位置検出回路5は、図5のように構成 される。ここで51~53は代入回路、54~56は零 検出回路である。ここで図5の誤り位置検出回路には、 誤り位置多項式の係数 σ_1 , σ_0 が入力される。図 5 に おいて、代入回路 51, 52, 53は、それぞれ、 σ (x) に

 $\{\alpha^{14}, \alpha^{13}, \alpha^{12}, \alpha^{11}, \alpha^{10}\}$ $\{\alpha^9, \alpha^8, \alpha^7, \alpha^6, \alpha^5\}$ $\{\alpha^4, \alpha^3, \alpha^2, \alpha^1, \alpha^0\}$

式の値は、零検出回路54、55,56に入力され、零 であるか否かを示すフラグ信号 F1, F2, F3 がそれ ぞれ出力される。

【0029】図6は本発明に係る誤り訂正復号装置の第 2の実施例を示す。図6は、GF (2) 上のリード・ ソロモン (n, k) 符号の復号器である。ここで61は 入力端子、62は遅延回路、63はシンドローム計算回 路、64は誤り位置多項式計算回路、65は誤り位置検 出回路、66は誤り訂正回路、67は出力端子である。

*れ、

受信信号 1 1 {R₁₄, R₁₃, R₁₂, R₁₁, R₁₀} 受信信号12 {R₉, R₈, R₇, R₆, R₅} 受信信号13 {R₄ , R₃ , R₂ , R₁ , R₀ } が順次入力される。

【0027】ここで図4のシンドローム計算回路におい て、受信信号11は繰り返し積和計算回路41と44 に、受信信号12は繰り返し積和計算回路42と45 に、受信信号13は繰り返し積和計算回路43と46に 【0026】また図1におけるシンドローム計算回路3 10 入力される。繰り返し積和計算回路41,42,43の 演算結果は、それぞれ、

> , R₁₋₂, …, R₁, R₀ } は、 $\{R_i \mid i \mod p = 0\}$, (R₁ $i \mod p = 1$,

> > $\{R_i \mid i \mod p = p-1\}$

のp個の集合に分けられて、それぞれp個の入力端子か ら入力される。p個の入力端子から入力される受信信号 は、それぞれ、p個の遅延回路へ供給される。各遅延回 路では、受信信号をおよそn/pクロックほど遅延して 出力する。シンドローム計算回路は、図2のシンドロー ム計算回路(p=3の構成例)と同様に、1つのシンド ローム計算につき、p個の繰り返し積和計算回路と1つ の加算回路とにより構成される。また、誤り位置検出回 路は、図3の誤り位置検出回路(p=3の構成例)と同 30 様に、p個の代入回路とp個の零検出回路からなる。

【0031】図6に示す構成の誤り訂正復号装置は、受 信信号pシンボルを並列に復号することができるため、 従来の復号器のp倍の速度で処理を行うことができる。 例えば、m=8、p=8とし、クロック周波数20MH zのLSIで構成した場合、従来の誤り訂正復号装置で あれば処理速度が160Mbpsであったのに対し、図 6の場合には1.28Gbpsとなる。また、回路は、 従来の復号器のp倍以下の回路規模で構成することがで きる。これは、並列にp個多重する必要のある回路が、 を順次代入し、式の値を出力する回路である。これらの 40 シンドローム計算回路と誤り位置検出回路のみであるこ とによる。

【0032】図7は本発明に係る誤り訂正復号装置の第 3の実施例を示す。図7の誤り訂正復号装置は、2つの GF(2º) 上のリード・ソロモン(n, k) 符号の復 号を同時に行う復号器であり、その誤り位置多項式計算 回路を共有化している。ここで71a、71bは入力端 子、72a、72b、73cは遅延回路、73a、73 bはシンドローム計算回路、74は誤り位置多項式計算 回路、75a、75bは誤り位置検出回路、76a、7 【0030】図1において入力される受信信号 $\{R_{i-1}\ 50\ 6$ bは誤り訂正回路、77a、77 bは出力端子であ

特開平6-276106

9

る。

【0033】この実施例において、誤り訂正復号装置に受信信号が連続して入力される場合、シンドローム計算回路、誤り位置検出回路、遅延回路、誤り訂正回路は、常時なんらかの処理を行っている。これに対して、誤り位置多項式計算回路は一時的にしか処理を行わないため、この部分を時分割多重使用することができる。

【0034】この結果、従来の復号器(単一の符号を復 号する復号器)の2倍より小さい回路規模で、処理速度 を2倍にすることが可能になる。特に誤り訂正能力の高 い符号は、誤り位置多項式計算回路の全体の回路に占め る割合が非常に大きく、多重化による回路規模の低減効 果が大きい。

[0035]

【発明の効果】本発明の誤り訂正復号装置によれば、回路規模や消費電力を p 倍にすることなく、従来の p 倍の処理速度で誤り訂正復号を行うことが可能になる。

【図面の簡単な説明】

【図1】 本発明に係る誤り訂正装置の第1の実施例、

【図2】 第1の実施例におけるシンドローム計算回

路、

【図3】 第1の実施例における誤り位置検出回路、

【図4】 第1の実施例における別のシンドローム計算

10

回路、

【図 5】 第1の実施例における別の誤り位置検出回

路、

【図6】 本発明に係る誤り訂正装置の第2の実施例、

【図7】 本発明に係る誤り訂正装置の第3の実施例、

【図8】 従来の誤り訂正復号装置

【符号の説明】

1 a、1 b、1 c …入力端子。

2 a、2 b、2 c …遅延回路。

3 …シンドローム計算回路。


4 …誤り訂正多項式計算回路。

5 …誤り位置検出回路。


6 …誤り訂正回路。

7a、7b、7c …出力端子。


【図1】




【図6】




[図8]




【図2】




[図3]



[図7]



[図4]



[図5]

